擴(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)
定 價(jià)：56 元
- 作者：郭黎利, 李北明, 竇崢主編
- 出版時(shí)間：2013/2/1
- ISBN：9787118082227
- 出 版 社：國防工業(yè)出版社
- 中圖法分類：TN914.42
- 頁碼：276頁
- 紙張：膠版紙
- 版次：1
- 開本：16開
《擴(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)》系統(tǒng)講述了基于FPGA的直接擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)方法以及相關(guān)軟硬件開發(fā)知識(shí)，并結(jié)合經(jīng)典的實(shí)例應(yīng)用，使讀者能夠從硬件設(shè)計(jì)、軟件開發(fā)和系統(tǒng)設(shè)計(jì)等方面系統(tǒng)掌握FPGA的使用方法和擴(kuò)頻通信系統(tǒng)原理�！稊U(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)》共11章，主要內(nèi)容包括：擴(kuò)頻通信系統(tǒng)基本原理；FPGA設(shè)計(jì)基礎(chǔ)方法；數(shù)字信號(hào)處理的FPGA設(shè)計(jì)；數(shù)字通信調(diào)制和解調(diào)的FPGA設(shè)計(jì)；編碼和譯碼的FPGA設(shè)計(jì)；擴(kuò)頻通信發(fā)射機(jī)的FPGA設(shè)計(jì)；擴(kuò)頻通信接收機(jī)各種同步的FPGA設(shè)計(jì)；擴(kuò)頻通信接收機(jī)實(shí)例等部分。
《擴(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)》內(nèi)容全面，題材新穎，敘述清楚，理論聯(lián)系實(shí)際，突出實(shí)用特色，并使用大量單元實(shí)例進(jìn)行設(shè)計(jì)，便于讀者對內(nèi)容的理解和掌握。 《擴(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)》可作為電子類、通信類、自動(dòng)化類等相關(guān)專業(yè)研究生和高年級(jí)本科生教材或參考書，又可作為廣大電子通信設(shè)計(jì)人員的設(shè)計(jì)參考書或使用手冊。
為了能使更多的人盡快掌握基于FPGA的直接擴(kuò)頻通信系統(tǒng)設(shè)計(jì)技術(shù)，并能應(yīng)用于實(shí)際，作者在閱讀和參考大量中英文資料的基礎(chǔ)上，結(jié)合科研和工程實(shí)踐經(jīng)驗(yàn)，編著《擴(kuò)頻通信系統(tǒng)的FPGA設(shè)計(jì)》。 全書系統(tǒng)地介紹有關(guān)直接擴(kuò)頻通信系統(tǒng)各個(gè)部分設(shè)計(jì)基礎(chǔ)知識(shí)，著重講述FPGA實(shí)現(xiàn)設(shè)計(jì)方法和技巧，并給出每個(gè)部分的設(shè)計(jì)實(shí)例。
第1章 擴(kuò)頻通信理論
1.1 擴(kuò)頻通信發(fā)展概述
1.2 擴(kuò)頻通信理論基礎(chǔ)及其優(yōu)越性
1.3 直接序列擴(kuò)頻通信系統(tǒng)性能
1.3.1 直接序列擴(kuò)頻通信系統(tǒng)模型
1.3.2 直接序列擴(kuò)頻通信系統(tǒng)抗高斯白噪聲干擾能力
1.3.3 直接序列擴(kuò)頻通信系統(tǒng)抗單頻正弦干擾能力
1.3.4 直接序列擴(kuò)頻通信系統(tǒng)抗窄帶干擾能力
1.3.5 直接序列擴(kuò)頻通信系統(tǒng)抗多徑效應(yīng)能力
1.3.6 直接序列擴(kuò)頻通信系統(tǒng)抗其他擴(kuò)頻信號(hào)干擾能力
1.3.7 直接序列擴(kuò)頻通信系統(tǒng)處理增益與干擾容限
1.4 軟擴(kuò)頻系統(tǒng)簡介
1.5 跳頻通信系統(tǒng)簡介（FH）
1.5.1 跳頻通信系統(tǒng)組成
1.5.2 跳頻系統(tǒng)信號(hào)分析
1.5.3 跳頻通信系統(tǒng)特點(diǎn)
1.6 跳時(shí)擴(kuò)頻通信系統(tǒng)簡介
1.7 各種擴(kuò)頻通信方式比較
第2章 FPGA設(shè)計(jì)基礎(chǔ)
2.1 FPGA工作原理
2.2 Xilinx公司FPGA器件簡介
2.2.1 Xilinx公司Spartan類器件簡介
2.2.2 Xilinx公司Virtex類器件簡介
2.2.3 Xilinx的PROM芯片介紹
2.3 FPGA最小系統(tǒng)電路設(shè)計(jì)
2.4 FPGA系統(tǒng)AD電路設(shè)計(jì)
2.5 FPGA系統(tǒng)DA電路設(shè)計(jì)
2.6 FPGA設(shè)計(jì)方法
2.7 FPGA配置方式
2.7.1 單片機(jī)配置FPGA方式
2.7.2 常用4種配置方式
2.8 Xilinx IP Core的使用
2.9 DCM模塊的使用
2.10 基于FPGA的多路數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)舉例
第3章 數(shù)字信號(hào)處理的FPGA設(shè)計(jì)
3.1 數(shù)字濾波器概述
3.1.1 數(shù)字濾波器和模擬濾波器比較
3.1.2 數(shù)字濾波器分類
3.1.3 數(shù)字濾波器數(shù)學(xué)模型
3.1.4 數(shù)字濾波器性能指標(biāo)
3.2 FIR濾波器的FPGA設(shè)計(jì)
3.2.1 FIR濾波器原理
3.2.2 FIR濾波器設(shè)計(jì)方法
3.2.3 FIR濾波器的FPGA設(shè)計(jì)
3.3 IIR濾波器的FPGA設(shè)計(jì)
3.3.1 IIR濾波器原理與結(jié)構(gòu)
3.3.2 IIR濾波器設(shè)計(jì)方法
3.3.3 IIR濾波器的FPGA設(shè)計(jì)
3.4 抽取和內(nèi)插的FPGA設(shè)計(jì)
3.4.1 抽取的原理
3.4.2 抽取的FPGA設(shè)計(jì)
3.4.3 內(nèi)插的原理
3.4.4 內(nèi)插的FPGA設(shè)計(jì)
3.5 積分級(jí)聯(lián)梳狀（CIC）濾波器的FPGA設(shè)計(jì)
3.6 直接數(shù)字頻率合成器（DDS）的FPGA設(shè)計(jì)
3.6.1 DDS算法基本原理
3.6.2 DDS的FPGA設(shè)計(jì)
3.6.3 改善DDS雜散輸出方法
3.7 CORDIC算法的FPGA設(shè)計(jì)
3.7.1 CORDIC算法基本原理
3.7.2 CORDIC算法的FPGA設(shè)計(jì)
3.8 擴(kuò)頻通信中ADC參數(shù)的選擇
3.8.1 ADC量化效應(yīng)
3.8.2 數(shù)的表示法及其在量化中的影響
3.8.3 量化bit數(shù)的性能分析
3.8.4 ADC的選擇原則
3.9 數(shù)字下變頻器（DDC）
第4章 數(shù)字調(diào)制與解調(diào)的FPGA設(shè)計(jì)
4.1 2FSK調(diào)制的FPGA設(shè)計(jì)
4.2 2FSK解調(diào)的FPGA設(shè)計(jì)
4.3 2PSK調(diào)制的FPGA設(shè)計(jì)
4.4 2PSK解調(diào)的FPGA設(shè)計(jì)
4.5 QPSK調(diào)制的FPGA設(shè)計(jì)
4.6 QPSK解調(diào)的FPGA設(shè)計(jì)
4.7 PPM調(diào)制與解調(diào)的FPGA實(shí)現(xiàn)
4.8 MQAM調(diào)制與解調(diào)的FPGA實(shí)現(xiàn)
第5章 編碼器與譯碼器的FPGA設(shè)計(jì)
5.1 編碼器與譯碼器簡介
5.2 RS編碼器與譯碼器的FPGA設(shè)計(jì)
5.2.1 RS編碼器的FPGA設(shè)計(jì)
5.2.2 RS譯碼器的FPGA設(shè)計(jì)
5.3 卷積碼的FPGA設(shè)計(jì)
5.4 HDB3碼的FPGA設(shè)計(jì)
第6章 擴(kuò)頻通信發(fā)射機(jī)的FPGA設(shè)計(jì)
6.1 m序列發(fā)生器的FPGA設(shè)計(jì)
6.2 Gold碼發(fā)生器的FPGA設(shè)計(jì)
6.3 擾碼模塊的FPGA設(shè)計(jì)
6.4 直擴(kuò)系統(tǒng)發(fā)射端的FPGA設(shè)計(jì)
第7章 擴(kuò)頻通信載波同步的FPGA設(shè)計(jì)
7.1 鎖相環(huán)簡介
7.2 擴(kuò)頻通信數(shù)字Costas環(huán)的FPGA設(shè)計(jì)
7.3 載波頻偏估計(jì)補(bǔ)償?shù)腇PGA設(shè)計(jì)
第8章 擴(kuò)頻通信符號(hào)同步的FPGA設(shè)計(jì)
8.1 常規(guī)擴(kuò)頻通信捕獲算法
8.2 相干擴(kuò)頻通信的并行捕獲算法
8.3 擴(kuò)頻通信的混合并行捕獲算法原理
8.4. 擴(kuò)頻通信的混合并行捕獲的FPGA設(shè)計(jì)
8.5 擴(kuò)頻通信中跟蹤的FPGA設(shè)計(jì)
8.6 剩余相位跟蹤的FPGA設(shè)計(jì)
第9章 擴(kuò)頻通信幀同步的FPGA設(shè)計(jì)
9.1 連貫式插入法幀同步的FPGA設(shè)計(jì)
9.2 分組檢測的FPGA設(shè)計(jì)
9.2.1 常用分組檢測算法
9.2.2 延時(shí)相關(guān)加長度保持算法的FPGA設(shè)計(jì)
第10章 擴(kuò)頻通信中信號(hào)處理的FPGA設(shè)計(jì)
10.1 自適應(yīng)均衡器的FPGA設(shè)計(jì)
10.1.1 自適應(yīng)均衡的基本原理
10.1.2 自適應(yīng)均衡器的FPGA設(shè)計(jì)
10.2 Rake接收機(jī)的FPGA設(shè)計(jì)
10.2.1 Rake接收機(jī)基本原理
10.2.2 Rake接收機(jī)的FPGA設(shè)計(jì)
第11章 一個(gè)擴(kuò)頻通信接收機(jī)的FPGA設(shè)計(jì)實(shí)例
11.1 誤碼測試的FPGA設(shè)計(jì)
11.1.1 誤碼測試的基本概念
11.1.2 逐位比較型誤碼檢測器原理
11.1.3 誤碼檢測器的FPGA設(shè)計(jì)
11.2 一個(gè)擴(kuò)頻通信接收機(jī)的FPGA設(shè)計(jì)實(shí)例
參考文獻(xiàn)
書單推薦
