隨著半導(dǎo)體產(chǎn)業(yè)進(jìn)入深納米的時(shí)代. 可編程邏輯器件向高密度、高速度、低價(jià)格方向迅速發(fā)展. ＥＤＡ 技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出.目前ＥＤＡ 技術(shù)已經(jīng)成為電子信息類專業(yè)一門重要的專業(yè)基礎(chǔ)課程. 是電子信息類專業(yè)學(xué)生必須掌握的專業(yè)基礎(chǔ)知識(shí)和基本技能. 為了使學(xué)生掌握ＥＤＡ 基本設(shè)計(jì)工具和設(shè)計(jì)方法. 在ＥＤＡ 開發(fā)軟件上本書使用在ＦＰＧＡ 市場(chǎng)占有率第一的Ｘｉｌｉｎｘ 公司推出和發(fā)布的Ｖｉｖａｄｏ 設(shè)計(jì)套件. 該套件是一款基于業(yè)界標(biāo)準(zhǔn)的開放式開發(fā)環(huán)境. 可以利用Ｘｉｌｉｎｘ 公司推出的領(lǐng)先一代的硬件、軟件和Ｉ/ Ｏ 全面可編程的ＳｏＣ － Ｚｙｎｑ７０００ 系列實(shí)現(xiàn)數(shù)字系統(tǒng)、ＤＳＰ 系統(tǒng)和嵌入式系統(tǒng)的設(shè)計(jì). 作者力圖將ＥＤＡ 技術(shù)最新發(fā)展成果、現(xiàn)代電子設(shè)計(jì)最前沿理論和技術(shù)、國(guó)際上業(yè)界普遍接受和認(rèn)可的ＥＤＡ 軟硬件開發(fā)平臺(tái)的使用方法奉獻(xiàn)給廣大讀者.本書力求全面、實(shí)用. 對(duì)例題做到詳細(xì)分析和解釋. 既可以幫助讀者學(xué)習(xí)理解知識(shí)和概念. 降低學(xué)習(xí)難度. 又具有啟發(fā)性. 幫助讀者更加輕松、迅速地理解和掌握本書內(nèi)容.本書在內(nèi)容的組織上共分１４ 章. 各章的具體內(nèi)容如下:第１ 章為緒論. 主要概述了ＥＤＡ 技術(shù)及其重要性. ＥＤＡ 包含的知識(shí)體系結(jié)構(gòu). 如ＨＤＬ、ＥＤＡ 的工作軟件等. 比較了傳統(tǒng)電子設(shè)計(jì)方法與ＥＤＡ 技術(shù)各自的特點(diǎn). 同時(shí)對(duì)ＥＤＡ技術(shù)的發(fā)展歷程、特點(diǎn)和優(yōu)勢(shì). 以及利用ＥＤＡ 進(jìn)行工程設(shè)計(jì)的流程進(jìn)行了簡(jiǎn)要介紹.第２ 章主要介紹了可編程邏輯器件的基本結(jié)構(gòu)和工作原理. 以及相關(guān)的編程、測(cè)試和配置方法. 首先對(duì)可編程邏輯器件進(jìn)行了概述. 主要介紹了可編程邏輯器件的發(fā)展歷史. 并對(duì)可編程邏輯器件通過不同的劃分方式進(jìn)行了分類. 接著重點(diǎn)介紹了高密度可編程邏輯器件ＣＰＬＤ 和ＦＰＧＡ 的結(jié)構(gòu)原理和工作特點(diǎn). 然后詳細(xì)地闡述了ＪＴＡＧ 邊界掃描技術(shù)的硬件測(cè)試原理. 并對(duì)ＣＰＬＤ 的編程方法和配置方式進(jìn)行了介紹. 最后介紹了本書使用的Ｂａｓｙｓ３ 開發(fā)板.第３ 章主要講述了ＶＨＤＬ 語言的基本語法知識(shí). 是使用ＶＨＤＬ 進(jìn)行ＥＤＡ 設(shè)計(jì)的基礎(chǔ).首先介紹了ＶＨＤＬ 程序的基本結(jié)構(gòu). 一個(gè)完整的ＶＨＤＬ 設(shè)計(jì)由庫、程序包、實(shí)體、結(jié)構(gòu)體和配置組成. 其中實(shí)體和結(jié)構(gòu)體是基本組成部分. 然后介紹了ＶＨＤＬ 語言中的文字規(guī)則、數(shù)據(jù)對(duì)象、數(shù)據(jù)類型和操作符等內(nèi)容. 最后介紹了ＶＨＤＬ 中預(yù)定義的屬性.第４ 章主要講述了ＶＨＤＬ 語句的基本內(nèi)容. ＶＨＤＬ 中的語句可以分為兩大類: 順序語句和并行語句. 在此基礎(chǔ)上介紹了各種語句的語法以及使用方法、程序包的構(gòu)成和配置、子程序的概念及其使用方法. 并給出常用設(shè)計(jì)舉例.第５ 章主要講述了有限狀態(tài)機(jī)的基本概念、特點(diǎn)和基本結(jié)構(gòu)等基礎(chǔ)內(nèi)容. 在此基礎(chǔ)上.對(duì)Ｍｏｏｒｅ 型狀態(tài)機(jī)和Ｍｅａｌｙ 型狀態(tài)機(jī)的結(jié)構(gòu)、特性和設(shè)計(jì)方法進(jìn)行了詳細(xì)的舉例說明. 然后介紹了狀態(tài)位置直接輸出型編碼、順序編碼、枚舉類型編碼及一位熱碼編碼四種不同的狀態(tài)編碼方式. 以及程序直接導(dǎo)引法及狀態(tài)編碼檢測(cè)法兩種安全狀態(tài)機(jī)的設(shè)計(jì)方法. 最后比較全面地對(duì)有限狀態(tài)機(jī)進(jìn)行了介紹.第６ 章介紹了ＥＤＡ 的硬件系統(tǒng)設(shè)計(jì)中ＶＨＤＬ 的優(yōu)化設(shè)計(jì). 首先介紹了ＦＰＧＡ/ ＣＰＬＤ 的Ⅳ資源利用優(yōu)化. 資源優(yōu)化主要包括資源共享、邏輯優(yōu)化和串行化. 由于對(duì)于大多數(shù)的設(shè)計(jì)來說. 速度優(yōu)化比資源優(yōu)化更重要. 所以介紹了速度優(yōu)化. 并依次闡述了流水線設(shè)計(jì)、寄存器配平、關(guān)鍵路徑法、乒乓操作法和加法樹法. 最后詳細(xì)介紹了如何排除和避免毛刺或隨機(jī)干擾信號(hào). 主要包括延時(shí)方式去毛刺、邏輯方式去毛刺和定時(shí)方式去毛刺.第７ 章介紹了Ｖｉｖａｄｏ 設(shè)計(jì)套件的基本知識(shí)以及Ｖｉｖａｄｏ 設(shè)計(jì)套件的界面信息. 首先. 簡(jiǎn)單介紹了Ｖｉｖａｄｏ 設(shè)計(jì)套件的特性. 其次介紹了使用Ｖｉｖａｄｏ 設(shè)計(jì)套件的系統(tǒng)級(jí)設(shè)計(jì)流程. 然后介紹了Ｖｉｖａｄｏ 設(shè)計(jì)套件的安裝過程. 之后介紹了各個(gè)工程文件夾存放的文件類型以及網(wǎng)表文件的相關(guān)知識(shí). 最后介紹了Ｖｉｖａｄｏ 設(shè)計(jì)套件的基本界面信息.第８ 章介紹了在Ｖｉｖａｄｏ 集成開發(fā)環(huán)境的工程模式下設(shè)計(jì)工程的基本設(shè)計(jì)實(shí)現(xiàn)流程. 工程模式下的基本設(shè)計(jì)實(shí)現(xiàn)主要步驟包括: 創(chuàng)建一個(gè)新的設(shè)計(jì)工程、創(chuàng)建并添加新的設(shè)計(jì)文件、ＲＴＬ 詳細(xì)描述和分析、設(shè)計(jì)綜合、行為級(jí)仿真、建立約束、設(shè)計(jì)實(shí)現(xiàn)和分析、靜態(tài)時(shí)序分析、設(shè)計(jì)時(shí)序仿真以及生成編程文件并下載到目標(biāo)芯片.第９ 章介紹了Ｖｉｖａｄｏ 集成設(shè)計(jì)環(huán)境下創(chuàng)建和封裝用戶ＩＰ 的基本流程. 創(chuàng)建和封裝用戶ＩＰ的主要步驟包括: 創(chuàng)建一個(gè)用于定制用戶ＩＰ 的工程、設(shè)置定制ＩＰ 的庫名和目錄以及封裝ＩＰ.第１０ 章介紹了在Ｖｉｖａｄｏ 集成開發(fā)環(huán)境下基于ＩＰ 的簡(jiǎn)單系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)流程. 基于ＩＰ的系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)主要步驟包括: 創(chuàng)建一個(gè)新的設(shè)計(jì)工程、創(chuàng)建基于ＩＰ 的系統(tǒng)、行為級(jí)仿真、設(shè)計(jì)綜合、建立約束、設(shè)計(jì)實(shí)現(xiàn)和分析、靜態(tài)時(shí)序分析、設(shè)計(jì)時(shí)序仿真以及生成編程文件并下載到目標(biāo)芯片.第１１ 章介紹了如何使用Ｖｉｖａｄｏ 集成開發(fā)環(huán)境和Ｂａｓｙｓ３ 開發(fā)板設(shè)計(jì)實(shí)現(xiàn)鍵控流水燈實(shí)驗(yàn)的設(shè)計(jì). 首先介紹了鍵控流水燈的設(shè)計(jì)要求和功能描述. 其次介紹了鍵控流水燈的層次化設(shè)計(jì)方案. 主要包括三部分內(nèi)容. 分別是分頻模塊. 流水燈顯示模塊和按鍵控制模塊. 最后對(duì)鍵控流水燈設(shè)計(jì)進(jìn)行了硬件測(cè)試.第１２ 章介紹了搶答器實(shí)驗(yàn)設(shè)計(jì). 首先介紹了搶答器的設(shè)計(jì)要求和功能描述. 其次制訂了三人搶答器的層次化設(shè)計(jì)方案. 主要包括三部分內(nèi)容. 分別是分頻器模塊、搶答鑒別器模塊和數(shù)碼管顯示模塊. 然后對(duì)搶答器進(jìn)行了頂層設(shè)計(jì)和仿真. 最后對(duì)搶答器的設(shè)計(jì)進(jìn)行了硬件測(cè)試.第１３ 章主要介紹了一個(gè)簡(jiǎn)單的數(shù)字鐘實(shí)驗(yàn)設(shè)計(jì). 首先介紹了數(shù)字鐘的設(shè)計(jì)要求和功能描述. 然后介紹了數(shù)字鐘的層次化設(shè)計(jì)方案. 主要包括三部分內(nèi)容. 分別是分頻器模塊、計(jì)數(shù)模塊和數(shù)碼管顯示模塊. 之后對(duì)數(shù)字鐘進(jìn)行了頂層設(shè)計(jì)和仿真. 最后對(duì)本次設(shè)計(jì)進(jìn)行了硬件測(cè)試.第１４ 章介紹了如何使用Ｖｉｖａｄｏ 集成開發(fā)環(huán)境和Ｂａｓｙｓ３ 開發(fā)板進(jìn)行簡(jiǎn)單的ＵＡＲＴ 實(shí)驗(yàn)設(shè)計(jì). 實(shí)驗(yàn)分為兩部分. 一部分是接收器的設(shè)計(jì)實(shí)現(xiàn). 另一部分是發(fā)送器的設(shè)計(jì)實(shí)現(xiàn). 在兩部分中分別介紹了接收器和發(fā)送器的層次化設(shè)計(jì)方案. 并對(duì)其進(jìn)行了硬件測(cè)試.本書內(nèi)容充實(shí). 系統(tǒng)全面. 重點(diǎn)突出. 闡述循序漸進(jìn). 由淺入深. 書中所有例題均在Ｖｉｖａｄｏ 環(huán)境下運(yùn)行通過. 本書配有免費(fèi)的電子課件. 歡迎選用本書作為教材的教師登錄ｗｗｗ.. ｃｍｐｅｄｕ.. ｃｏｍ 下載或發(fā)郵件到ｗａｎｇｋａｎｇ￣ｍａｉｚｉ９＠１２６.. ｃｏｍ 索取.參加本書編寫、校對(duì)及程序測(cè)試工作的還有吳金輝、王輝等. 在此表示感謝.由于作者水平有限. 書中難免有錯(cuò)誤和不足之處. 懇請(qǐng)各位專家和讀者批評(píng)指正.

編　者