數(shù)字邏輯電路設(shè)計(jì)實(shí)踐教程
定 價(jià)：89 元
當(dāng)前圖書(shū)已被 38 所學(xué)校薦購(gòu)過(guò)！
查看明細(xì)
- 作者：陳付龍,齊學(xué)梅
- 出版時(shí)間：2020/1/1
- ISBN：9787030636997
- 出 版 社：科學(xué)出版社
- 中圖法分類(lèi)：TN790.2
- 頁(yè)碼：325頁(yè)
- 紙張：膠版紙
- 版次：1
- 開(kāi)本：16K
《數(shù)字邏輯電路設(shè)計(jì)實(shí)踐教程》以Xilinx公司的Vivado FPGA設(shè)計(jì)套件為開(kāi)發(fā)工具，以Verilog硬件描述語(yǔ)言為編程方法，以Xilinx公司的Basys3和Nexys4開(kāi)發(fā)板為實(shí)驗(yàn)平臺(tái)，將數(shù)字邏輯電路原理分析與設(shè)計(jì)方法相結(jié)合，從實(shí)驗(yàn)環(huán)境和設(shè)計(jì)語(yǔ)言介紹開(kāi)始，循序漸進(jìn)地介紹了數(shù)字邏輯電路中常用組合邏輯電路和時(shí)序邏輯電路設(shè)計(jì)的基本過(guò)程和方法�！稊�(shù)字邏輯電路設(shè)計(jì)實(shí)踐教程》主要內(nèi)容包括數(shù)字邏輯電路實(shí)驗(yàn)環(huán)境、Verilog HDL基礎(chǔ)、門(mén)電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、有限狀態(tài)機(jī)、存儲(chǔ)邏輯電路等�！稊�(shù)字邏輯電路設(shè)計(jì)實(shí)踐教程》包含大量的設(shè)計(jì)實(shí)例，內(nèi)容翔實(shí)、系統(tǒng)、全面，可操作性強(qiáng)。
更多科學(xué)出版社服務(wù)，請(qǐng)掃碼獲取。
目錄
序
前言
第1章 數(shù)字邏輯電路實(shí)驗(yàn)環(huán)境 1
1.1 電子設(shè)計(jì)自動(dòng)化 1
1.1.1 電子設(shè)計(jì)自動(dòng)化簡(jiǎn)介 1
1.1.2 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法 5
1.1.3 電子設(shè)計(jì)自動(dòng)化軟件 9
1.1.4 可編程邏輯器件 11
1.1.5 硬件描述語(yǔ)言 13
1.2 ModelSim 14
1.2.1 ModelSim簡(jiǎn)介 14
1.2.2 ModelSim安裝 15
1.2.3 ModelSim使用 15
1.3 Xilinx FPGA開(kāi)發(fā)板 15
1.3.1 Xilinx Basys 3 FPGA開(kāi)發(fā)板簡(jiǎn)介 15
1.3.2 Xilinx Basys 3 FPGA開(kāi)發(fā)板硬件電路 17
1.3.3 FPGA調(diào)試及配置電路 20
1.3.4 XilinxNexys 4 FPGA開(kāi)發(fā)板 21
1.4 Xilinx Vivado 23
1.4.1 Xilinx軟件平臺(tái)簡(jiǎn)介 23
1.4.2 Xilinx Vivado安裝 25
1.4.3 Xilinx Vivado集成開(kāi)發(fā)環(huán)境 25
1.4.4 工程示例 27
1.5 實(shí)驗(yàn) 27
1.5.1 ModelSim使用 27
1.5.2 Vivado使用 28
第2章 Verilog HDL基礎(chǔ) 31
2.1 Verilog HDL簡(jiǎn)介 31
2.1.1 Verilog HDL概述 31
2.1.2 Verilog HDL基本語(yǔ)法 35
2.2 Verilog HDL結(jié)構(gòu)化建模與驗(yàn)證 52
2.2.1 設(shè)計(jì)方法學(xué) 53
2.2.2 設(shè)計(jì)示例：4位脈沖進(jìn)位計(jì)數(shù)器 53
2.2.3 模塊和端口 54
2.2.4 邏輯仿真的構(gòu)成 58
2.2.5 結(jié)構(gòu)化建模設(shè)計(jì)實(shí)例 59
2.3 Verilog HDL數(shù)據(jù)流級(jí)建模與驗(yàn)證 61
2.3.1 連續(xù)賦值語(yǔ)句 61
2.3.2 運(yùn)算符 63
2.3.3 數(shù)據(jù)流級(jí)建模設(shè)計(jì)實(shí)例 69
2.4 Verilog HDL行為級(jí)建模與驗(yàn)證 71
2.4.1 結(jié)構(gòu)化過(guò)程語(yǔ)句 71
2.4.2 過(guò)程賦值語(yǔ)句 77
2.4.3 分支語(yǔ)句 81
2.4.4 循環(huán)控制語(yǔ)句 85
2.4.5 行為級(jí)建模設(shè)計(jì)實(shí)例 87
2.5 實(shí)驗(yàn) 88
2.5.1 Verilog HDL結(jié)構(gòu)化建模與驗(yàn)證 88
2.5.2 Verilog HDL數(shù)據(jù)流級(jí)建模與驗(yàn)證 90
2.5.3 Verilog HDL行為級(jí)建模與驗(yàn)證 92
第3章 門(mén)電路 94
3.1 開(kāi)關(guān)級(jí)建模 94
3.1.1 常用開(kāi)關(guān)電路 94
3.1.2 CMOS反相器（非門(mén)）98
3.1.3 CMOS或非門(mén) 100
3.1.4 CMOS與非門(mén) 102
3.1.5 CMOS與或非門(mén) 103
3.1.6 CMOS異或門(mén) 103
3.1.7 CMOS三態(tài)門(mén) 104
3.2 門(mén)級(jí)建模與驗(yàn)證 105
3.2.1 內(nèi)置基本門(mén)級(jí)元件 105
3.2.2 多輸入門(mén) 105
3.2.3 多輸出門(mén) 109
3.2.4 三態(tài)門(mén) 110
3.2.5 上拉、下拉電阻 110
3.2.6 門(mén)時(shí)延 110
3.2.7 實(shí)例數(shù)組 111
3.3 UDP建模 112
3.3.1 UDP建模語(yǔ)法 112
3.3.2 組合電路UDP 112
3.3.3 時(shí)序電路UDP 113
3.4 實(shí)驗(yàn) 116
3.4.1 開(kāi)關(guān)級(jí)電路建模與驗(yàn)證 116
3.4.2 門(mén)級(jí)電路建模與驗(yàn)證 116
第4章 組合邏輯電路 118
4.1 數(shù)值比較器 118
4.1.11 位數(shù)值比較器 118
4.1.24 位數(shù)值比較器 120
4.2 加法器 123
4.2.11 位全加器 124
4.2.24 位串行進(jìn)位加法器建模與仿真 127
4.2.3 超前進(jìn)位加法器 129
4.2.4 二進(jìn)制并行加法/減法器 134
4.3 編碼器 136
4.3.1 二進(jìn)制編碼器 136
4.3.2 二進(jìn)制優(yōu)先編碼器 140
4.4 譯碼器 143
4.4.1 二進(jìn)制譯碼器 144
4.4.2 二-十進(jìn)制譯碼器 147
4.4.3 顯示譯碼器 150
4.5 數(shù)據(jù)選擇器 154
4.5.1 二路選擇器 154
4.5.2 四路選擇器 157
4.6 數(shù)據(jù)分配器 161
4.7 實(shí)驗(yàn) 164
4.7.1 數(shù)值比較器 164
4.7.2 加法器 165
4.7.3 超前進(jìn)位加法器 166
4.7.4 多位單級(jí)/多級(jí)先行進(jìn)位加法器 174
4.7.5 編碼器與譯碼器 181
4.7.6 數(shù)據(jù)選擇器與分配器 191
第5章 觸發(fā)器 193
5.1 RS觸發(fā)器 193
5.1.1 基本RS觸發(fā)器 193
5.1.2 同步RS觸發(fā)器 196
5.2 D觸發(fā)器 200
5.2.1 同步D觸發(fā)器 200
5.2.2 邊沿D觸發(fā)器 203
5.2.3 帶異步置位和異步清零邊沿D觸發(fā)器 206
5.3 JK觸發(fā)器和T觸發(fā)器 209
5.3.1 邊沿JK觸發(fā)器 209
5.3.2 帶異步置位和異步清零邊沿JK觸發(fā)器 212
5.3.3 T觸發(fā)器 215
5.4 實(shí)驗(yàn) 217
5.4.1 D觸發(fā)器實(shí)驗(yàn) 217
5.4.2 JK觸發(fā)器實(shí)驗(yàn) 217
第6章 時(shí)序邏輯電路 219
6.1 寄存器 219
6.1.1 基本寄存器 219
6.1.24 位寄存器 222
6.1.3 N位寄存器 224
6.1.4 單向移位寄存器 225
6.1.5 雙向移位寄存器 227
6.1.6 通用移位寄存器 231
6.1.75 個(gè)按鈕開(kāi)關(guān)抖動(dòng)的消除 232
6.1.8 時(shí)鐘脈沖 234
6.2 計(jì)數(shù)器 236
6.2.1 簡(jiǎn)單二進(jìn)制計(jì)數(shù)器 237
6.2.2 通用二進(jìn)制計(jì)數(shù)器 241
6.2.3 N進(jìn)制計(jì)數(shù)器 242
6.2.4 時(shí)鐘分頻器 245
6.2.5 脈沖寬度調(diào)制 247
6.3 時(shí)序邏輯電路綜合設(shè)計(jì) 248
6.3.1 Fibonacci數(shù)列計(jì)算 249
6.3.2 最大公約數(shù)求解 251
6.3.314 位二進(jìn)制-十進(jìn)制轉(zhuǎn)換 255
6.4 實(shí)驗(yàn) 256
6.4.1 寄存器實(shí)驗(yàn) 256
6.4.2 計(jì)數(shù)器實(shí)驗(yàn) 261
第7章 有限狀態(tài)機(jī) 265
7.1 有限狀態(tài)機(jī)簡(jiǎn)介 265
7.1.1 有限狀態(tài)機(jī)引例 265
7.1.2 有限狀態(tài)機(jī)基本概念 268
7.2 有限狀態(tài)機(jī)的編碼 269
7.2.1 順序編碼 269
7.2.2 獨(dú)熱編碼 269
7.2.3 格雷編碼 270
7.2.4 約翰遜編碼 271
7.3 有限狀態(tài)機(jī)設(shè)計(jì)示例 271
7.3.1 Moore有限狀態(tài)機(jī) 271
7.3.2 Mealy有限狀態(tài)機(jī) 274
7.3.3 自動(dòng)售貨機(jī) 277
7.3.4交通信號(hào)燈 279
7.4 實(shí)驗(yàn) 287
7.4.1 狀態(tài)機(jī)實(shí)驗(yàn) 287
第8章 存儲(chǔ)邏輯電路 289
8.1 基本寄存器和寄存器堆 289
8.1.1 基本寄存器 289
8.1.2 寄存器堆 299
8.2 隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器 308
8.2.1 隨機(jī)存儲(chǔ)器 308
8.2.2 只讀存儲(chǔ)器 311
8.3 實(shí)驗(yàn) 313
8.3.1 寄存器堆建模與驗(yàn)證 313
8.3.2 隨機(jī)存儲(chǔ)器建模與驗(yàn)證 313
8.3.3 只讀存儲(chǔ)器建模與驗(yàn)證 320
參考文獻(xiàn) 326
書(shū)單推薦
