本書結(jié)合實踐系統(tǒng)地介紹了基于Verilog數(shù)字邏輯設計相關的內(nèi)容,包括工具使用、RTL設計及Testbench的設計。 本書共分為6章。第1章對數(shù)字邏輯設計進行了概述；第2章介紹了常用EDA工具的使用；第3章介紹了RTL設計的相關內(nèi)容；第4章介紹了功能驗證及Testbench相關的內(nèi)容；第5章結(jié)合一個串口配置寄存器的電路對第3章和第4章的內(nèi)容進行了實踐；第6章對數(shù)字信號處理中的常用電路進行了講解。 本書適合對Verilog語法己略有了解的讀者閱讀,也適于在數(shù)字邏輯設計方面摸索多年的工程師參考。