《EDA技術(shù)與設(shè)計（第2版）》教材從教學(xué)的角度出發(fā)，盡可能將有關(guān)EDA技術(shù)的內(nèi)容編入書中。為此，本書結(jié)合模擬電路和數(shù)字電路，系統(tǒng)地介紹了四種常用EDA工具軟件：Multisim、PSpice、Quartus Prime、Vivado，以及兩類硬件描述語言：VHDL、Verilog HDL，并將現(xiàn)代電子設(shè)計的新思想和新方法貫穿其中。全書共9章，主要內(nèi)容包括：Multisim軟件基本應(yīng)用、常用模擬電路Multisim設(shè)計與仿真、PSpice軟件基本應(yīng)用、模擬系統(tǒng)PSpice設(shè)計與仿真、Quartus Prime軟件功能及其設(shè)計開發(fā)過程、Vivado軟件功能及其設(shè)計開發(fā)過程、硬件描述語言、常用數(shù)字電路HDL設(shè)計、數(shù)字系統(tǒng)EDA設(shè)計與實踐。
花漢兵，南京理工大學(xué)電光學(xué)院，副教授，主要從事電子技術(shù)課程的教學(xué)工作，編寫了包括數(shù)字邏輯電路與系統(tǒng)設(shè)計、EDA技術(shù)等多本教材
緒論 1
第1章 NI Multisim 14.0基本應(yīng)用 4
1.1 NI Multisim 14.0 簡介 4
1.1.1 Multisim的發(fā)展 4
1.1.2 NI Multisim 14.0新特性 5
1.1.3 NI Multisim 14.0編譯環(huán)境 6
1.2 虛擬儀器儀表的使用 15
1.2.1 常用虛擬仿真儀器的使用 16
1.2.2 模擬電子電路中常用虛擬儀器的
使用 20
1.2.3 數(shù)字邏輯電路中常用虛擬儀器的
使用 24
1.2.4 通信電子電路中常用虛擬儀器的
使用 29
1.2.5 安捷倫和泰克仿真儀器的使用 31
1.3 仿真分析方法 34
1.3.1 基本分析方法 35
1.3.2 進(jìn)階分析方法 41
1.3.3 高級分析方法 50
1.3.4 組合分析 56
第2章 常用模擬電路Multisim設(shè)計與
仿真 58
2.1 單級放大電路設(shè)計與仿真 58
2.2 差分放大電路設(shè)計與仿真 69
2.3 負(fù)反饋放大電路設(shè)計與仿真 76
2.4 階梯波發(fā)生器設(shè)計與仿真 82
第3章 Cadence/OrCAD PSpice 17.4
基本應(yīng)用 91
3.1 Cadence/OrCAD PSpice 17.4簡介 91
3.1.1 PSpice起源 91
3.1.2 PSpice的特點 92
3.1.3 Cadence/OrCAD PSpice組件 93
3.1.4 PSpice 17.4新增功能 95
3.2 PSpice 17.4工作流程 100
3.3 PSpice A/D的分析方法 105
3.3.1 直流工作點分析 105
3.3.2 直流掃描分析 109
3.3.3 瞬態(tài)分析 111
3.3.4 交流掃描分析 115
3.3.5 參數(shù)掃描分析 120
3.3.6 溫度分析 126
3.3.7 蒙特卡羅分析 127
3.3.8 最壞情況分析 132
第4章 模擬系統(tǒng)PSpice設(shè)計與仿真 137
4.1 音頻放大器設(shè)計 137
4.2 數(shù)字溫度計設(shè)計 145
4.3 小型函數(shù)信號發(fā)生器設(shè)計 152
第5章 Quartus Prime軟件應(yīng)用 162
5.1 Quartus Prime軟件概述與設(shè)計
流程 162
5.2 設(shè)計輸入 163
5.2.1 工程項目建立 163
5.2.2 設(shè)計文件建立 167
5.3 項目編譯 169
5.4 設(shè)計仿真 170
5.5 引腳分配 174
5.6 編程下載 177
第6章 Vivado軟件應(yīng)用 180
6.1 Vivado軟件概述 180
6.2 基本設(shè)計流程 180
6.2.1 工程建立 181
6.2.2 設(shè)計輸入 183
6.2.3 設(shè)計仿真 189
6.2.4 工程綜合 195
6.3 引腳分配與程序下載 195
6.3.1 引腳分配 195
6.3.2 程序下載 202
6.4 存儲器IP核的生成 205
第7章 硬件描述語言 209
7.1 VHDL語言的基本組成 209
7.1.1 庫 210
7.1.2 程序包 211
7.1.3 實體 212
7.1.4 結(jié)構(gòu)體 212
7.1.5 配置 214
7.2 VHDL語言的基本要素 214
7.2.1 標(biāo)識符 214
7.2.2 數(shù)據(jù)對象 214
7.2.3 VHDL語言運算符 215
7.2.4 屬性描述與定義 216
7.3 VHDL語言基本描述語句 217
7.3.1 順序語句 217
7.3.2 并行語句 219
7.4 Verilog HDL語言的基本組成 222
7.5 Verilog HDL語言的基本要素 225
7.5.1 詞法約定 225
7.5.2 數(shù)據(jù)類型 226
7.5.3 運算符 228
7.6 Verilog HDL語言基本描述語句 230
7.6.1 賦值語句 230
7.6.2 結(jié)構(gòu)說明語句 231
7.6.3 塊語句 233
7.6.4 條件語句 233
7.6.5 循環(huán)語句 234
第8章 常用數(shù)字電路HDL設(shè)計 238
8.1 組合邏輯電路的HDL描述 238
8.1.1 編碼器 238
8.1.2 譯碼器 241
8.1.3 數(shù)據(jù)選擇器 245
8.1.4 加法器 247
8.1.5 數(shù)值比較器 247
8.2 時序邏輯電路的HDL描述 249
8.2.1 觸發(fā)器 249
8.2.2 計數(shù)器 252
8.2.3 移位寄存器 255
8.2.4 分頻器 257
8.3 有限狀態(tài)機設(shè)計的HDL描述 261
8.3.1 Mealy型有限狀態(tài)機 261
8.3.2 Moore型有限狀態(tài)機 263
第9章 數(shù)字系統(tǒng)EDA設(shè)計與實踐 266
9.1 循環(huán)冗余校驗碼的EDA設(shè)計 266
9.2 通用異步收發(fā)器的EDA設(shè)計 282
9.3 藍(lán)牙通信的EDA設(shè)計 289
9.4 VGA彩色信號顯示控制的EDA
設(shè)計 292
9.5 多功能數(shù)字鐘的EDA設(shè)計 296
9.6 直接數(shù)字頻率合成器的EDA
設(shè)計 298
9.7 等精度頻率計的EDA設(shè)計 299
附錄A 核心板FPGA引腳分配 302
A.1 STEP-MAX10-08SAM核心板
FPGA引腳分配 302
A.2 Basys3開發(fā)板FPGA引腳分配 302
A.3 EGO1開發(fā)板FPGA引腳分配 303
參考文獻(xiàn) 305
書單推薦
