作為現(xiàn)代信息化社會(huì)的基礎(chǔ)，集成電路在半個(gè)多世紀(jì)里得到迅猛發(fā)展。模/數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）構(gòu)建了自然界模擬信號與可處理數(shù)字信號之間的橋梁，被譽(yù)為模擬電路皇冠上的明珠。ADC廣泛應(yīng)用于語音處理、醫(yī)療監(jiān)護(hù)、工業(yè)控制及寬帶通信等領(lǐng)域中，是現(xiàn)代電子設(shè)備必不可少的電路模塊。隨著移動(dòng)物聯(lián)網(wǎng)、5G、生物電子醫(yī)療、自動(dòng)駕駛等新興技術(shù)的出現(xiàn)，信號處理在各領(lǐng)域所處的地位愈加重要，同時(shí)對ADC性能也提出了更高的要求。本書采取理論與設(shè)計(jì)實(shí)例結(jié)合的方式，分章節(jié)介紹了ADC的基礎(chǔ)知識(shí)，以及流水線型ADC、逐次逼近型ADC、Sigma-Delta ADC、兩步式單斜率ADC的結(jié)構(gòu)。本書通過設(shè)計(jì)實(shí)例說明，可使讀者深刻了解ADC理論和基本設(shè)計(jì)方法。

陳黎明，北京郵電大學(xué)教授、博士生導(dǎo)師。長期專注于低功耗微處理器與超大規(guī)模集成電路設(shè)計(jì)，主持及參與10多項(xiàng)國家級、科學(xué)院及企業(yè)合作項(xiàng)目，完成多項(xiàng)關(guān)鍵技術(shù)攻關(guān)和成果轉(zhuǎn)化，主持研制國內(nèi)首顆單芯片全集成的低功耗語音SoC，填補(bǔ)國內(nèi)語音核心芯片空白。累計(jì)發(fā)表學(xué)術(shù)論文40余篇，申請專利7項(xiàng)，主編論著教材多部。

第1章 模/數(shù)轉(zhuǎn)換原理
1.1 采樣原理
1.2 采樣保持電路及跟蹤保持電路
1.2.1 采樣保持電路
1.2.2 特殊的性能
1.2.3 電容和開關(guān)的應(yīng)用
1.2.4 跟蹤保持電路
1.3 量化
1.3.1 線性度
1.3.2 量化誤差
1.3.3 信號與噪聲
第2章 ADC基礎(chǔ)
2.1 性能參數(shù)
2.1.1 直流參數(shù)
2.1.2 動(dòng)態(tài)特性
2.1.3 數(shù)字接口
2.1.4 功耗指標(biāo)
2.1.5 時(shí)鐘抖動(dòng)
2.2 ADC的結(jié)構(gòu)
2.2.1 流水線型ADC
2.2.2 逐次逼近型ADC
2.2.3 Sigma-Delta ADC
第3章 流水線型ADC
3.1 流水線型ADC的工作原理
3.1.1 采樣保持電路
3.1.2 MDAC
3.1.3 比較器電路
3.1.4 冗余校正
3.2 流水線型ADC的非理想因素與誤差源
3.2.1 噪聲
3.2.2 靜態(tài)誤差
3.2.3 動(dòng)態(tài)誤差
3.3 流水線型ADC電路設(shè)計(jì)實(shí)例
3.3.1 工作原理
3.3.2 模塊電路設(shè)計(jì)
3.3.3 采樣保持和減法放大共享的流水線型ADC測試結(jié)果分析
3.4 參考文獻(xiàn)
第4章 逐次逼近型ADC
4.1　采樣保持電路
4.2　電容式DAC
4.2.1　電容式DAC的基本結(jié)構(gòu)
4.2.2　修調(diào)方案
4.2.3　電容式DAC版圖的實(shí)現(xiàn)
4.3 比較器
4.3.1 基本比較器的結(jié)構(gòu)
4.3.2 版圖的注意事項(xiàng)
4.3.3 噪聲的注意事項(xiàng)
4.4 參考緩沖器
4.4.1 內(nèi)部參考緩沖器
4.4.2 帶片外電容的參考緩沖器
4.4.3 改進(jìn)的參考方案
4.4.4 參考噪聲
4.5 噪聲估值
4.5.1 新型過采樣法
4.5.2 電源所引起的噪聲和失真
4.6 10位10MHz逐次逼近型ADC的設(shè)計(jì)與仿真
4.6.1 時(shí)序控制電路仿真
4.6.2 10位DAC仿真
4.6.3 比較器仿真
4.6.4 逐次逼近寄存器仿真
4.6.5 10位10MHz逐次逼近型ADC整體仿真
4.6.6 10位10MHz逐次逼近型ADC版圖設(shè)計(jì)
4.7參考文獻(xiàn)
第5章 Sigma-Delta ADC
5.1 Sigma-Delta ADC的工作原理
5.1.1 過采樣ADC
5.1.2 Sigma-Delta調(diào)制器噪聲整形
5.1.3 Sigma-Delta ADC中的數(shù)字抽取濾波器
5.1.4 Sigma-Delta調(diào)制器參數(shù)與性能指標(biāo)
5.2 Sigma-Delta調(diào)制器的結(jié)構(gòu)
5.2.1 低階Sigma-Delta調(diào)制器的結(jié)構(gòu)
5.2.2 單環(huán)高階Sigma-Delta調(diào)制器的結(jié)構(gòu)
5.2.3 級聯(lián)低階Sigma-Delta調(diào)制器的結(jié)構(gòu)
5.2.4 多位量化Sigma-Delta調(diào)制器的結(jié)構(gòu)
5.3 Sigma-Delta調(diào)制器非線性分析
5.3.1 Sigma-Delta調(diào)制器的積分器泄漏
5.3.2 Sigma-Delta調(diào)制器的電容失配
5.3.3 Sigma-Delta調(diào)制器的時(shí)鐘采樣誤差
5.3.4 與運(yùn)算放大器有關(guān)的建立誤差分析
5.4 參考文獻(xiàn)
第6章 單環(huán)Sigma-Delta調(diào)制器
6.1 單環(huán)Sigma-Delta調(diào)制器性能參數(shù)的選擇
6.2 單環(huán)Sigma-Delta調(diào)制器的行為級仿真
6.2.1 單環(huán)Sigma-Delta調(diào)制器傳遞函數(shù)的行為級仿真
6.2.2 單環(huán)Sigma-Delta調(diào)制器電路參數(shù)的行為級仿真
6.3 單環(huán)Sigma-Delta調(diào)制器的開關(guān)電容電路實(shí)現(xiàn)
6.3.1 開關(guān)電容電路
6.3.2 采樣電容
6.3.3 積分器
6.4 單環(huán)Sigma-Delta調(diào)制器的電路設(shè)計(jì)及仿真結(jié)果分析
6.4.1 積分器的設(shè)計(jì)與仿真
6.4.2 量化器的設(shè)計(jì)與仿真
6.4.3 分相時(shí)鐘電路的設(shè)計(jì)與仿真
6.4.4 單環(huán)Sigma-Delta調(diào)制器的仿真
6.5 單環(huán)Sigma-Delta調(diào)制器的版圖設(shè)計(jì)與實(shí)驗(yàn)結(jié)果
6.5.1 單環(huán)Sigma-Delta調(diào)制器的版圖設(shè)計(jì)
6.5.2 單環(huán)Sigma-Delta調(diào)制器的實(shí)驗(yàn)結(jié)果
6.6 參考文獻(xiàn)
第7章 多位量化Sigma-Delta調(diào)制器
7.1 多位量化Sigma-Delta調(diào)制器的結(jié)構(gòu)
7.2 Sigma-Delta調(diào)制器行為級建模與仿真
7.2.1 理想Sigma-Delta調(diào)制器行為級建模與仿真
7.2.2 非理想Sigma-Delta調(diào)制器行為級建模與仿真
7.3 Sigma-Delta調(diào)制器電路
7.4 電路模塊的設(shè)計(jì)
7.4.1 低功耗運(yùn)算放大器的設(shè)計(jì)
7.4.2 量化器的設(shè)計(jì)
7.4.3 DWA模塊的設(shè)計(jì)
7.5 芯片設(shè)計(jì)與測試結(jié)果
7.6 參考文獻(xiàn)
第8章 低功耗Sigma-Delta調(diào)制器
8.1 低功耗Sigma-Delta調(diào)制器的設(shè)計(jì)
8.1.1 前饋結(jié)構(gòu)Sigma-Delta調(diào)制器的設(shè)計(jì)
8.1.2 低功耗運(yùn)算放大器
8.1.3 低功耗比較器
8.2 亞閾值反相器型Sigma-Delta調(diào)制器設(shè)計(jì)
8.2.1 電路原理
8.2.2 電路設(shè)計(jì)
8.2.3 電路測試結(jié)果
8.3 參考文獻(xiàn)
第9章 兩步式單斜率ADC
9.1　采樣保持電路
9.1.1 采樣保持電路的設(shè)計(jì)
9.1.2 采樣電容的選取
9.1.3　柵壓自舉開關(guān)的設(shè)計(jì)
9.1.4　運(yùn)算放大器的設(shè)計(jì)
9.2　粗、細(xì)斜坡發(fā)生器
9.2.1　電阻陣列的設(shè)計(jì)
9.2.2　鉗位運(yùn)算放大器的設(shè)計(jì)
9.2.3　輸出緩沖運(yùn)算放大器的設(shè)計(jì)
9.2.4　細(xì)斜坡發(fā)生器的優(yōu)化
9.3 比較器
9.3.1 比較器的結(jié)構(gòu)
9.3.2 預(yù)放大器的設(shè)計(jì)
9.3.3 動(dòng)態(tài)鎖存器的設(shè)計(jì)
9.3.4 輸出緩沖器的設(shè)計(jì)
9.4 兩步式單斜率ADC結(jié)構(gòu)優(yōu)化
9.4.1 改進(jìn)型兩步式單斜率ADC
9.4.2 誤差分析與校準(zhǔn)
9.5 12位100kHz兩步式單斜率ADC設(shè)計(jì)與仿真
9.5.1 采樣保持電路仿真
9.5.2 粗斜坡發(fā)生器電路仿真
9.5.3 細(xì)斜坡發(fā)生器電路仿真
9.5.4 比較器電路仿真
9.5.5 兩步式單斜率ADC整體仿真
9.5.6 12位100kHz兩步式單斜率ADC版圖設(shè)計(jì)
9.6 參考文獻(xiàn)