《普通高等教育“十二五”規(guī)劃教材：數(shù)字電子技術基礎》共分為8章，內(nèi)容包括數(shù)字邏輯基礎、邏輯代數(shù)、組合邏輯電路、時序邏輯電路、脈沖產(chǎn)生與變換電路、大規(guī)模集成電路、數(shù)字信號與模擬信號的轉(zhuǎn)換、數(shù)字系統(tǒng)設計基礎。每章后附有小結和習題。在附錄中，介紹了常用集成門電路、VHDL硬件設計語言、QuartusII軟件等實用內(nèi)容。
《普通高等教育“十二五”規(guī)劃教材：數(shù)字電子技術基礎》內(nèi)容精煉，強調(diào)知識的基礎性、結構的系統(tǒng)性，注重實用性。
本書可以作為高等院校自動化、電子信息工程、電氣工程、通信工程、測控技術與儀器、計算機等專業(yè)的教材，也可供從事電子技術工作的工程技術人員參考。
前言
第1章 數(shù)字邏輯基礎
1.1 數(shù)字信號與數(shù)字電路
1.1.1 數(shù)字信號
1.1.2 脈沖信號
1.1.3 數(shù)字電路
1.1.4 數(shù)字電路的發(fā)展與分類
1.2 數(shù)制與碼制
1.2.1 數(shù)制
1.2.2 碼制
1.2.3 二進制數(shù)的原碼、反碼和補碼及
其運算
本章小結
習題
第2章 邏輯代數(shù)
2.1 邏輯代數(shù)概述
2.2 邏輯運算
2.2.1 基本邏輯運算
2.2.2 復合邏輯運算
2.3 邏輯函數(shù)的表示方法
2.4 邏輯代數(shù)的運算公式和規(guī)則
2.4.1 邏輯代數(shù)的基本定律和恒等式
2.4.2 邏輯代數(shù)的基本規(guī)則
2.5 邏輯函數(shù)的化簡方法
2.5.1 化簡的意義
2.5.2 代數(shù)化簡法
2.5.3 卡諾圖化簡法
本章小結
習題
第3章 組合邏輯電路
3.1 組合邏輯電路概述
3.1.1 組合邏輯電路的特點
3.1.2 組合邏輯電路的邏輯功能描述
3.1.3 組合邏輯電路的類型和研究方法
3.2 組合邏輯電路的分析方法
3.3 組合邏輯電路的設計方法
3.4 若干典型的組合邏輯集成電路
3.4.1 編碼器
3.4.2 譯碼器
3.4.3 數(shù)據(jù)選擇器
3.4.4 數(shù)值比較器
3.4.5 算術運算電路
3.5 組合邏輯電路中的競爭與冒險
3.5.1 產(chǎn)生競爭與冒險的原因
3.5.2 消去競爭與冒險的方法
本章小結
習題
第4章 時序邏輯電路
4.1 觸發(fā)器
4.1.1 RS觸發(fā)器
4.1.2 JK觸發(fā)器
4.1.3 D觸發(fā)器
4.1.4 T觸發(fā)器
4.1.5 觸發(fā)器之間的轉(zhuǎn)換
4.1.6 鎖存器
4.2 時序邏輯電路概述
4.2.1 時序邏輯電路的特點和結構
4.2.2 時序邏輯電路的分類
4.3 時序邏輯電路的分析
4.3.1 時序邏輯電路的分析方法與步驟
4.3.2 時序邏輯電路分析舉例
4.4 時序邏輯電路的設計
4.4.1 同步時序邏輯電路的設計
4.4.2 同步時序邏輯電路設計舉例
4.4.3 異步時序邏輯電路的設計
4.5 常用時序集成電路
4.5.1 時序集成電路的邏輯符號
4.5.2 寄存器和移位寄存器
4.5.3 計數(shù)器
4.6 常用MSI計數(shù)模塊的應用
4.6.1 獲得任意進制計數(shù)器
4.6.2 計數(shù)器模塊的其他應用
4.6.3 移位寄存器型計數(shù)器
本章小結
習題
第5章 脈沖產(chǎn)生與變換電路
5.1 集成555定時器
5.1.1 555定時器的電路結構
5.1.2 555定時器的電路功能
5.2 施密特觸發(fā)器
5.2.1 用門電路構成施密特觸發(fā)器
5.2.2 用555定時器構成施密特觸發(fā)器
5.2.3 集成施密特觸發(fā)器
5.2.4 施密特觸發(fā)器的應用
5.3 單穩(wěn)態(tài)觸發(fā)器
5.3.1 用門電路構成單穩(wěn)態(tài)觸發(fā)器
5.3.2 用555定時器構成單穩(wěn)態(tài)觸發(fā)器
5.3.3 用施密特觸發(fā)器構成單穩(wěn)態(tài)
觸發(fā)器
5.3.4 集成單穩(wěn)態(tài)觸發(fā)器
5.3.5 單穩(wěn)態(tài)觸發(fā)器的應用
5.4 多諧振蕩器
5.4.1 用門電路組成的多諧振蕩器
5.4.2 用555定時器構成多諧振蕩器
5.4.3 用施密特觸發(fā)器構成多諧振蕩器
5.4.4 石英晶體多諧振蕩器
5.4.5 多諧振蕩器的應用
本章小結
習題
第6章 大規(guī)模集成電路
6.1 半導體存儲器
6.1.1 隨機存取存儲器
6.1.2 只讀存儲器
6.2 可編程邏輯器件
6.2.1 簡單可編程邏輯器件
6.2.2 高密度可編程邏輯器件
本章小結
習題
第7章 數(shù)字信號與模擬信號的轉(zhuǎn)換
7.1 D/A轉(zhuǎn)換器
7.1.1 D/A轉(zhuǎn)換器的基本原理
7.1.2 集成D/A轉(zhuǎn)換器及主要技術參數(shù)
7.2 A/D轉(zhuǎn)換器
7.2.1 A/D轉(zhuǎn)換器的基本原理
7.2.2 集成A/D轉(zhuǎn)換器及主要技術參數(shù)
本章小結
習題
第8章 數(shù)字系統(tǒng)設計基礎
8.1 數(shù)字系統(tǒng)基本概念
8.2 數(shù)字系統(tǒng)設計的一般過程
8.3 數(shù)字系統(tǒng)設計的描述方法
8.4 用可編程邏輯器件進行數(shù)字系統(tǒng)設計
本章小結
習題
附錄
附錄A 集成邏輯門電路的內(nèi)部結構簡介
附錄B 常用數(shù)字集成電路的邏輯符號、命名方法及索引
附錄C VHDL硬件描述語言基礎
附錄D Quartus Ⅱ開發(fā)軟件簡介
參考文獻
書單推薦
