集成電路已進(jìn)入納米世代，為了應(yīng)對(duì)集成電路持續(xù)縮小面臨的挑戰(zhàn)，鰭式場(chǎng)效應(yīng)晶體管（FinFET）應(yīng)運(yùn)而生，它是繼續(xù)縮小和制造集成電路的有效替代方案。《納米集成電路FinFET器件物理與模型》講解FinFET器件電子學(xué)，介紹FinFET器件的結(jié)構(gòu)、工作原理和模型等。
《納米集成電路FinFET器件物理與模型》主要內(nèi)容有：主流MOSFET在22nm節(jié)點(diǎn)以下由于短溝道效應(yīng)所帶來(lái)的縮小限制概述；基本半導(dǎo)體電子學(xué)和pn結(jié)工作原理；多柵MOS電容器系統(tǒng)的基本結(jié)構(gòu)和工作原理；非平面CMOS工藝中的FinFET器件結(jié)構(gòu)和工藝技術(shù)；FinFET基本理論；FinFET小尺寸效應(yīng)；FinFET泄漏電流；FinFET寄生電阻和寄生電容；FinFET工藝、器件和電路設(shè)計(jì)面臨的主要挑戰(zhàn)；FinFET器件緊湊模型。
《納米集成電路FinFET器件物理與模型》內(nèi)容詳實(shí)，器件物理概念清晰，數(shù)學(xué)推導(dǎo)詳盡嚴(yán)謹(jǐn)�！都{米集成電路FinFET器件物理與模型》可作為高等院校微電子學(xué)與固體電子學(xué)、電子科學(xué)與技術(shù)、集成電路科學(xué)與工程等專(zhuān)業(yè)的高年級(jí)本科生和研究生的教材和參考書(shū)，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。

1）作者為IEEE會(huì)士、Prospicient Devices首席研究科學(xué)家，《納米集成電路FinFET器件物理與模型》是作者30多年工業(yè)經(jīng)驗(yàn)和20多年教學(xué)經(jīng)驗(yàn)的結(jié)晶。
2）芯片制造經(jīng)典著作，F(xiàn)inFET是繼續(xù)縮小和制造集成電路的器件。
3）《納米集成電路FinFET器件物理與模型》介紹了FinFET器件和技術(shù)的基本理論和工作原理，概述了FinFET器件結(jié)構(gòu)和制造工藝，并給出了用于集成電路設(shè)計(jì)和制造的FinFET器件特性的詳細(xì)公式。
4）《納米集成電路FinFET器件物理與模型》內(nèi)容詳實(shí)，器件物理概念清晰，數(shù)學(xué)推導(dǎo)詳盡嚴(yán)謹(jǐn)，即使不太熟悉半導(dǎo)體物理的人員也能輕易理解FinFET概念。

前言
作為互聯(lián)網(wǎng)、社會(huì)媒體和網(wǎng)絡(luò)互聯(lián)或者稱(chēng)為物聯(lián)網(wǎng)（IoT）的基礎(chǔ)，硅集成電路（IC）極大地影響了現(xiàn)代社會(huì)。新興的互聯(lián)網(wǎng)技術(shù)提供了人與人、人與機(jī)器和機(jī)器與機(jī)器的通信，使設(shè)備和服務(wù)能夠?qū)崿F(xiàn)通知、安全、節(jié)能、自動(dòng)化、電信、醫(yī)療保健、計(jì)算機(jī)、娛樂(lè)等功能。物聯(lián)網(wǎng)集成到一個(gè)單一的生態(tài)系統(tǒng)中，以創(chuàng)建具有共享用戶界面的智能環(huán)境。由于金屬-氧化物-半導(dǎo)體（MOS）場(chǎng)效應(yīng)晶體管（FET）或MOSFET器件的不斷小型化，提供了低成本、高密度、高速和低功耗集成電路，使得智能環(huán)境和集成生態(tài)系統(tǒng)的不斷進(jìn)步成為可能。創(chuàng)建智能網(wǎng)絡(luò)或智能事物以實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)需要智能電子產(chǎn)品，然而，由于短溝道效應(yīng)（SCE）等基本物理的限制， 設(shè)計(jì)和制造這些智能電子產(chǎn)品的MOSFET的性能已接近極限。在10nm世代，縮小MOSFET器件溝道長(zhǎng)度會(huì)降低器件性能，包括亞閾值擺幅的退化和器件開(kāi)啟電壓的降低。通過(guò)降低導(dǎo)致過(guò)大泄漏電流的柵極電壓并不易將尺寸縮小的MOSFET關(guān)斷。而且，由于短溝道效應(yīng)的存在，器件特性對(duì)工藝波動(dòng)變得越來(lái)越敏感，這對(duì)平面MOSFET持續(xù)向納米節(jié)點(diǎn)縮小提出了嚴(yán)峻的挑戰(zhàn)。此外，當(dāng)柵長(zhǎng)小于22nm時(shí)，無(wú)論柵氧化層厚度如何，亞表面泄漏路徑都會(huì)受到柵極的弱控制，通過(guò)耦合到漏極的增強(qiáng)電場(chǎng)的作用，漏極偏置可以很容易地降低其勢(shì)壘。因此，為了應(yīng)對(duì)MOSFET持續(xù)縮小的挑戰(zhàn)，鰭式場(chǎng)效應(yīng)晶體管（FinFET）應(yīng)運(yùn)而生，它是繼續(xù)縮小和制造集成電路的真正替代方案，從而能創(chuàng)造智能事物，實(shí)現(xiàn)智能環(huán)境和集成生態(tài)系統(tǒng)�！都{米集成電路FinFET器件物理與模型》介紹了FinFET器件的基本結(jié)構(gòu)和工作原理，它們是理解超大規(guī)模集成（VLSI）電路和系統(tǒng)的設(shè)計(jì)與制造所必需的。
市面上已有關(guān)于器件工藝和FinFET建模的大量研究論文和一些書(shū)籍。大多數(shù)研究論文都是為該領(lǐng)域的專(zhuān)家撰寫(xiě)的。另一方面，關(guān)于FinFET的現(xiàn)有書(shū)籍，要么是專(zhuān)注于用于集成電路設(shè)計(jì)的器件建模，要么是研究和開(kāi)發(fā)方面的研究論文集，而沒(méi)有提供FinFET器件工作的基本原理，也沒(méi)有足夠的背景知識(shí)來(lái)幫助初學(xué)者以及正在轉(zhuǎn)向FinFET器件技術(shù)的一線工程師和專(zhuān)家理解新采用的主流器件技術(shù)。在工業(yè)界，我在半導(dǎo)體工藝、器件結(jié)構(gòu)與器件建模領(lǐng)域工作了30余年，在學(xué)術(shù)界，我講授器件和工藝物理及器件建模課程20多年，在這之后，我覺(jué)得需要一本全面講解FinFET器件電子學(xué)的圖書(shū)，以便于理解納米級(jí)FinFET集成電路的設(shè)計(jì)與制造�！都{米集成電路FinFET器件物理與模型》為讀者提供了FinFET的基本結(jié)構(gòu)和理論，以持續(xù)將器件縮小至VLSI電路制造技術(shù)的終縮小極限�！都{米集成電路FinFET器件物理與模型》從基本半導(dǎo)體電子學(xué)開(kāi)始，介紹了FinFET工作原理和建模。因此，《納米集成電路FinFET器件物理與模型》對(duì)初學(xué)者和微電子器件與設(shè)計(jì)工程領(lǐng)域的專(zhuān)家了解FinFET器件的理論和工作很有用。
《納米集成電路FinFET器件物理與模型》面向在電子器件領(lǐng)域工作的研究人員和從業(yè)者以及電氣和電子工程專(zhuān)業(yè)的高年級(jí)本科生和研究生。然而，即使對(duì)不怎么熟悉半導(dǎo)體物理的本科生，《納米集成電路FinFET器件物理與模型》的寫(xiě)作方式也能讓他們理解FinFET的基本概念。
第1章介紹了在納米節(jié)點(diǎn)VLSI電路和系統(tǒng)中作為主流MOSFET和平面CMOS工藝的替代者的FinFET器件。本章概述了主流MOSFET在22nm節(jié)點(diǎn)以下由于短溝道效應(yīng)所帶來(lái)的縮小限制，討論了用于22nm以下節(jié)點(diǎn)的VLSI電路和系統(tǒng)的尺寸縮小的非傳統(tǒng)平面MOSFET和非平面FinFET器件；并介紹了多柵超薄體FinFET器件在克服亞22nm世代VLSI電路制造中的短溝道效應(yīng)方面的優(yōu)勢(shì)。此外，還介紹了用于非平面CMOS工藝的FinFET的產(chǎn)生和發(fā)展的詳盡歷史。
第2章簡(jiǎn)要介紹了基本的半導(dǎo)體電子學(xué)和pn結(jié)工作原理，作為理解FinFET器件的背景材料。
第3章介紹了多柵MOS電容器系統(tǒng)的基本結(jié)構(gòu)和工作原理，作為FinFET器件理論發(fā)展的基礎(chǔ)；推導(dǎo)了多柵MOS電容器系統(tǒng)的解析表達(dá)式，由此討論了多柵MOS電容器系統(tǒng)在積累、耗盡和反型模式下的工作；建立了統(tǒng)一的表面勢(shì)函數(shù)，用以分析適用于FinFET器件的多柵MOS電容器的特性。文中還導(dǎo)出了一個(gè)統(tǒng)一的反型電荷表達(dá)式，用以解釋多柵MOS電容器中的襯底摻雜效應(yīng)，可用于FinFET電流的計(jì)算。
第4章概述了非平面CMOS工藝中的FinFET器件結(jié)構(gòu)、工藝技術(shù)和典型的FinFET制造工藝；綜述了在體硅襯底和SOI襯底上制備FinFET的工藝流程，重點(diǎn)介紹了各種工藝的復(fù)雜性和優(yōu)點(diǎn)。
第5章介紹了FinFET的基本理論、表面勢(shì)的計(jì)算方法以及長(zhǎng)溝道器件的靜電行為；采用一組簡(jiǎn)化的假設(shè)推導(dǎo)了適用于所有器件工作區(qū)域的長(zhǎng)溝道器件的連續(xù)漏極電流表達(dá)式；另外，從連續(xù)漏極電流表達(dá)式得到了線性、飽和和亞閾值等各個(gè)工作區(qū)的漏極電流表達(dá)式，可用于器件性能的直觀分析。
第6章介紹了FinFET中的小尺寸效應(yīng)，以精確表征實(shí)際的器件效應(yīng)；給出了短溝道效應(yīng)的數(shù)學(xué)表達(dá)式，包括Vth滾降、DIBL、量子力學(xué)效應(yīng)、低場(chǎng)遷移率、速度飽和、溝道長(zhǎng)度調(diào)制和輸出電阻等。
第7章討論了在VLSI電路和系統(tǒng)中，F(xiàn)inFET器件泄漏電流不同分量的物理機(jī)制和數(shù)學(xué)表達(dá)式。這些泄漏電流分量包括由于漏極與源極接近而產(chǎn)生的亞閾值泄漏電流、由于帶-帶

Samar K.Saha從印度Gauhati大學(xué)獲得物理學(xué)博士學(xué)位，在美國(guó)斯坦福大學(xué)獲得工程管理碩士學(xué)位。目前，他是加利福尼亞州圣塔克拉拉大學(xué)電氣工程系的兼職教授，也是Prospicient Devices的首席研究科學(xué)家。自1984年以來(lái)，他在美國(guó)國(guó)家半導(dǎo)體、LSI邏輯、德州儀器、飛利浦半導(dǎo)體、Silicon Storage Technology、新思、DSM Solutions、Silterra USA和 SuVolta擔(dān)任各種技術(shù)和管理職位。他還曾在南伊利諾伊大學(xué)卡本代爾分校、奧本大學(xué)、內(nèi)華達(dá)大學(xué)拉斯維加斯分校以及科羅拉多大學(xué)科羅拉多泉分校擔(dān)任教員。他撰寫(xiě)了100多篇研究論文。他還撰寫(xiě)了一本書(shū)Compact Models for Integrated Circuit Design：Conventional Transistors and Beyond（CRC出版社，2015年）；撰寫(xiě)了關(guān)于TCAD的書(shū)Technology Computer Aided Design:Simulation for VLSI MOSFET（C.K.Sarkar主編，CRC出版社，2013年）中的一章Introduction to Technology Computer-Aided Design；擁有12項(xiàng)美國(guó)專(zhuān)利。他的研究興趣包括納米器件和工藝體系結(jié)構(gòu)、TCAD、緊湊型建模、可再生能源器件、TCAD和研發(fā)管理。
Saha博士曾擔(dān)任美國(guó)電氣電子工程師學(xué)會(huì)（IEEE）電子器件分會(huì)（EDS）2016～2017年會(huì)長(zhǎng)，目前擔(dān)任EDS高級(jí)前任會(huì)長(zhǎng)、J.J.Ebers獎(jiǎng)委員會(huì)主席和EDS評(píng)審委員會(huì)主席。他是美國(guó)電氣電子工程師學(xué)會(huì)（IEEE）會(huì)士、英國(guó)工程技術(shù)學(xué)會(huì)（IET）會(huì)士、IEEE EDS杰出講師。此前，他曾擔(dān)任EDS的前任初級(jí)會(huì)長(zhǎng)；EDS頒獎(jiǎng)主席；EDS評(píng)審委員會(huì)成員；EDS當(dāng)選會(huì)長(zhǎng)；EDS出版部副總裁；EDS理事會(huì)的當(dāng)選成員；IEEE QuestEDS主編；EDS George Smith和Paul Rappaport獎(jiǎng)主席；5區(qū)和6區(qū)EDS通訊編輯；EDS緊湊模型技術(shù)委員會(huì)主席；EDS北美西部區(qū)域/分會(huì)小組委員會(huì)主席；IEEE會(huì)議出版委員會(huì)成員；IEEE TAB期刊委員會(huì)成員；圣克拉拉谷舊金山EDS分會(huì)財(cái)務(wù)主管、副主席、主席。
Saha博士擔(dān)任IEEE Transactions on Electron Devices (T-ED) 專(zhuān)刊（SI）Advanced Compact Models and 45-nm Modeling Challenges and Compact Interconnect Models for Giga Scale Integration的首席特約編輯；并作為T(mén)-ED專(zhuān)刊Advanced Modeling of Power Devices and their Applications和IEEE Journal of Electron Devices Society (J-EDS) 2018年IFETC的精選擴(kuò)展論文專(zhuān)刊Flexible Electronics特約編輯。他還擔(dān)任了由科學(xué)研究出版社（SCIRP）出版的World Journal of Condensed Matter Physics（WJCMP）的編輯委員會(huì)成員。

目錄
譯者序
前言
作者簡(jiǎn)介
第1章 概述1
1.1鰭式場(chǎng)效應(yīng)晶體管（FinFET）1
1.2集成電路制造中的MOSFET器件概況1
1.2.1納米級(jí)MOSFET縮小的挑戰(zhàn)3
1.2.1.1短溝道MOSFET中的泄漏電流3
1.2.1.2MOSFET性能波動(dòng)4
1.2.2MOSFET縮小難題的物理機(jī)理6
1.3替代器件概念8
1.3.1無(wú)摻雜或輕摻雜溝道MOSFET8
1.3.1.1深耗盡溝道MOSFET8
1.3.1.2埋暈MOSFET9
1.3.2薄體場(chǎng)效應(yīng)晶體管9
1.3.2.1單柵超薄體場(chǎng)效應(yīng)晶體管 10
1.3.2.2多柵場(chǎng)效應(yīng)晶體管11
1.4VLSI電路和系統(tǒng)中的FinFET器件12
1.5FinFET器件簡(jiǎn)史 13
1.6小結(jié)15
參考文獻(xiàn)16
第2章 半導(dǎo)體物理基礎(chǔ)22
2.1簡(jiǎn)介22
2.2半導(dǎo)體物理22
2.2.1能帶模型22
2.2.2載流子統(tǒng)計(jì)24
2.2.3本征半導(dǎo)體25
2.2.3.1本征載流子濃度25
2.2.3.2電子和空穴的有效質(zhì)量26
2.2.4非本征半導(dǎo)體27
2.2.4.1非本征半導(dǎo)體中的費(fèi)米能級(jí)28
2.2.4.2簡(jiǎn)并摻雜半導(dǎo)體中的費(fèi)米能級(jí)30
2.2.4.3半導(dǎo)體中的靜電勢(shì)和載流子濃度30
2.2.4.4準(zhǔn)費(fèi)米能級(jí)31
2.2.5半導(dǎo)體中的載流子輸運(yùn)32
2.2.5.1載流子漂移：載流子在電場(chǎng)中的運(yùn)動(dòng)32
2.2.5.2載流子擴(kuò)散36
2.2.6載流子的產(chǎn)生-復(fù)合38
2.2.6.1注入水平39
2.2.6.2復(fù)合過(guò)程39
2.2.7半導(dǎo)體基本方程41
2.2.7.1泊松方程41
2.2.7.2傳輸方程42
2.2.7.3連續(xù)性方程43
2.3n型和p型半導(dǎo)體接觸理論44
2.3.1pn結(jié)的基本特征44
2.3.2內(nèi)建電勢(shì)差46
2.3.3突變結(jié)46
2.3.3.1靜電學(xué)47
2.3.4外加偏壓下的pn結(jié)49
2.3.4.1單邊突變結(jié)50
2.3.5pn結(jié)上的載流子輸運(yùn)51
2.3.5.1少數(shù)載流子濃度與結(jié)電勢(shì)的關(guān)系51
2.3.6pn結(jié)I-V特性54
2.3.6.1pn結(jié)泄漏電流的溫度依賴性55
2.3.6.2pn結(jié)電流方程的局限性56
2.3.6.3體電阻58
2.3.6.4結(jié)擊穿電壓58
2.3.7pn結(jié)動(dòng)態(tài)特性59
2.3.7.1結(jié)電容59
2.3.7.2擴(kuò)散電容61
2.3.7.3小信號(hào)電導(dǎo)62
2.3.8pn結(jié)等效電路62
2.4小結(jié)63
參考文獻(xiàn)63
第3章 多柵金屬-氧化物-半導(dǎo)體（MOS）系統(tǒng)65
3.1簡(jiǎn)介65
3.2平衡態(tài)下多柵MOS電容器65
3.2.1孤立的金屬、氧化物和半導(dǎo)體材料的特性67
3.2.1.1功函數(shù)67
3.2.2接觸形成MOS系統(tǒng)中的金屬、氧化物和半導(dǎo)體材料69
3.2.2.1金屬柵功函數(shù)位于硅帶隙邊緣的MOS系統(tǒng)69
3.2.2.2金屬柵功函數(shù)位于硅帶隙中央的MOS系統(tǒng)71
3.2.3氧化層電荷72
3.2.3.1界面陷阱電荷72
3.2.3.2固定氧化層電荷73
3.2.3.3氧化層陷阱電荷73
3.2.3.4可動(dòng)離子電荷74
3.2.4氧化層電荷對(duì)能帶結(jié)構(gòu)的影響：平帶電壓74
3.2.5表面勢(shì)75
3.3外加偏壓下的MOS電容器76
3.3.1積累78
3.3.2耗盡78
3.3.3反型79
3.4多柵MOS電容器系統(tǒng)：數(shù)學(xué)分析80
3.4.1泊松方程81
3.4.2靜電勢(shì)和電荷分布84
3.4.2.1半導(dǎo)體中的感生電荷84
3.4.2.2表面勢(shì)公式87
3.4.2.3閾值電壓91
3.4.2.4表面勢(shì)函數(shù)94
3.4.2.5反型電荷密度的統(tǒng)一表達(dá)式97
3.5量子力學(xué)效應(yīng)99
3.6小結(jié)100
參考文獻(xiàn)100
第4章 FinFET器件工藝概述102
4.1簡(jiǎn)介102
4.2FinFET制造工藝103
4.3體FinFET制造104
4.3.1起始材料104
4.3.2阱的形成105
4.3.2.1p阱的形成105
4.3.2.2n阱的形成105
4.3.3Fin圖形化：間隔層刻蝕技術(shù)105
4.3.3.1芯軸圖形化105
4.3.3.2氧化物間隔層形成106
4.3.3.3硅Fin形成106
4.3.4非傳統(tǒng)的阱形成工藝107
4.3.5柵極定義：多晶硅dummy柵形成107
4.3.6源漏延伸工藝108
4.3.6.1nFinFET源漏延伸形成108
4.3.6.2pFinFET源漏延伸形成108
4.3.7凸起源漏工藝109
4.3.7.1SiGe pFinFET凸起源漏形成109
4.3.7.2SiC nFinFET凸起源漏形成109
4.3.7.3凸起源漏硅化110
4.3.8替代金屬柵形成110
4.3.8.1多晶硅dummy柵去除111
4.3.8.2高k柵介質(zhì)淀積111
4.3.8.3金屬柵形成111
4.3.9自對(duì)準(zhǔn)接觸形成112
4.3.9.1金屬化112
4.4SOI-FinFET工藝流程112
4.4.1起始材料113
4.4.2Fin圖形化：間隔層刻蝕技術(shù)113
4.4.2.1芯軸圖形化113
4.4.2.2氧化物間隔層形成113
4.4.2.3硅Fin形成113
4.4.3體硅FinFET與SOI-FinFET制造工藝比較114
4.5小結(jié)114
參考文獻(xiàn)115
第5章 大尺寸FinFET器件工作原理117
5.1簡(jiǎn)介117
5.2FinFET器件的基本特征117
5.3FinFET器件工作120
5.4漏極電流公式121
5.4.1靜電勢(shì)的推導(dǎo)124
5.4.2對(duì)稱(chēng)DG-FinFET的連續(xù)漏極電流方程129
5.4.3對(duì)稱(chēng)DG-FinFET的區(qū)域漏極電流公式132
5.4.3.1閾值電壓公式133
5.4.3.2線性區(qū)Ids方程133
5.4.3.3飽和區(qū)Ids方程134
5.4.3.4亞閾值電導(dǎo)136
5.5小結(jié)138
參考文獻(xiàn)139
第6章 小尺寸FinFET：物理效應(yīng)對(duì)器件性能的影響141
6.1簡(jiǎn)介141
6.2短溝道效應(yīng)對(duì)閾值電壓的影響141
6.2.1特征長(zhǎng)度公式141
6.2.2溝道勢(shì)146
6.2.3閾值電壓滾降147
6.2.4DIBL效應(yīng)對(duì)閾值電壓的影響148
6.3量子力學(xué)效應(yīng)148
6.3.1體反型148
6.3.2量子力學(xué)效應(yīng)對(duì)遷移率的影響149
6.3.3量子力學(xué)效應(yīng)對(duì)閾值電壓的影響150
6.3.4量子力學(xué)效應(yīng)對(duì)漏極電流的影響152
6.4表面遷移率153
6.5高電場(chǎng)效應(yīng)156
6.5.1速度飽和156
6.5.2溝道長(zhǎng)度調(diào)制158
6.6輸出電阻160
6.7小結(jié)161
參考文獻(xiàn)161
第7章 FinFET中的泄漏電流165
7.1簡(jiǎn)介165
7.2亞閾值泄漏電流165
7.3柵致漏極和源極泄漏電流166
7.3.1柵致漏極泄漏電流的計(jì)算16