書單推薦
更多
新書推薦
更多

Verilog HDL計(jì)算機(jī)網(wǎng)絡(luò)典型電路算法設(shè)計(jì)與實(shí)現(xiàn)

Verilog HDL計(jì)算機(jī)網(wǎng)絡(luò)典型電路算法設(shè)計(jì)與實(shí)現(xiàn)

定  價(jià):59 元

叢書名:電子信息前沿技術(shù)叢書

        

  • 作者:?jiǎn)虖]峰陳慶華晉軍續(xù)欣
  • 出版時(shí)間:2025/5/1
  • ISBN:9787302687856
  • 出 版 社:清華大學(xué)出版社
  • 中圖法分類:TP312.8VH 
  • 頁碼:
  • 紙張:膠版紙
  • 版次:
  • 開本:16開
9
7
6
8
8
7
7
3
8
0
5
2
6

本書圍繞計(jì)算機(jī)網(wǎng)絡(luò)中路由器的基本構(gòu)成,精選了在計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域廣泛應(yīng)用的5類典型電路,包括基于Trie的IP路由查找電路、SDN流表電路、空分交換單元、共享存儲(chǔ)交換單元和復(fù)雜隊(duì)列管理器等,給出了每個(gè)電路的算法原理、內(nèi)部結(jié)構(gòu)、功能說明、Verilog HDL設(shè)計(jì)代碼和仿真驗(yàn)證代碼。本書中的所有代碼都在FPGA開發(fā)環(huán)境上進(jìn)行了實(shí)際驗(yàn)證,可以直接應(yīng)用于讀者的設(shè)計(jì)實(shí)踐中,具有良好的參考價(jià)值。
本書主要面向具有一定Verilog HDL語法基礎(chǔ),著手進(jìn)行大規(guī)模數(shù)字系統(tǒng)設(shè)計(jì)的電子技術(shù)、計(jì)算機(jī)、通信和網(wǎng)絡(luò)領(lǐng)域的高年級(jí)本科生、研究生和已經(jīng)進(jìn)入工作崗位的工程技術(shù)人員。

 你還可能感興趣
 我要評(píng)論
您的姓名   驗(yàn)證碼: 圖片看不清?點(diǎn)擊重新得到驗(yàn)證碼
留言內(nèi)容